

# ОГЛАВЛЕНИЕ

Предисловие . . . . .	3
<b>Глава первая. Основные особенности наносекундных цифровых схем . . . . .</b>	<b>5</b>
1-1. Логические и запоминающие схемы наносекундного диапазона в электронных цифровых машинах . . . . .	—
1-2. Параметры и свойства элементов наносекундного диапазона . . . . .	9
1-3. Классификация схем с использованием туннельных диодов . . . . .	13
1-4. Паразитные влияния в наносекундных схемах . . . . .	17
1-5. Приборы и методика экспериментального исследования . . . . .	24
<b>Глава вторая. Логические схемы с использованием транзисторов и туннельных диодов . . . . .</b>	<b>26</b>
2-1. Основные типы схем . . . . .	—
2-2. Схемы с переключением тока . . . . .	30
2-3. Комбинированные схемы с транзисторами, включенными по схеме с общей базой . . . . .	36
2-4. Комбинированные схемы с транзисторами, включенными по схеме с общим коллектором . . . . .	40
2-5. Комбинированные схемы с транзисторами, включенными по схеме с общим эмиттером . . . . .	45
<b>Глава третья. Логические схемы на туннельных диодах . . . . .</b>	<b>48</b>
3-1. Однодиодные пороговые логические схемы . . . . .	—
3-2. Логические схемы на симметричных парах туннельных диодов . . . . .	52
3-3. Схемы с использованием нелинейных свойств вольт-амперной характеристики туннельных диодов . . . . .	55
3-4. Расчетные соотношения для схемы сумматора с однофазным управлением . . . . .	61
3-5. Принцип избирательности сброса . . . . .	66
3-6. Потенциальная связь между логическими элементами . . . . .	70
<b>Глава четвертая. Принципы расчета логических схем с избирательностью сброса . . . . .</b>	<b>77</b>
4-1. Характеристики элементов, используемых для построения логической схемы с избирательностью . . . . .	—
4-2. Расчет статического режима работы основного логического элемента . . . . .	81
4-3. Результаты расчета статического режима . . . . .	87
4-4. Приближенный расчет статического режима работы основного элемента . . . . .	91
4-5. Анализ временных соотношений . . . . .	94
4-6. Емкостная паразитная связь между логическими элементами . . . . .	103
4-7. Возможности практического использования избирательности сброса . . . . .	107

<b>Глава пятая. Логические схемы с накапливающими и туннельными диодами</b> . . . . .	112
5-1. Принципы использования накапливающих диодов в логических схемах . . . . .	—
5-2. Гибридная схема с применением туннельного и накапливающего диодов . . . . .	115
5-3. Типы логических схем на туннельных и накапливающих диодах . . . . .	120
5-4. Маломощные логические схемы на туннельных и накапливающих диодах . . . . .	125
<b>Глава шестая. Логические схемы с амплитудным радиочастотным представлением информации</b> . . . . .	131
6-1. Принципы построения логических схем с амплитудным радиочастотным представлением информации. Пассивные схемы . . . . .	—
6-2. Логические схемы на основе генератора с жестким режимом возбуждения . . . . .	135
6-3. Логические схемы с внутренним детектированием радиоимпульса . . . . .	140
6-4. Логические схемы типа модулятор—демодулятор . . . . .	149
<b>Глава седьмая. Логические схемы с частотным и фазовым представлением информации</b> . . . . .	154
7-1. Логические элементы с преобразованием частоты сигнала . . . . .	—
7-2. Многочастотные триггеры для логических схем . . . . .	158
7-3. Высокочастотные емкостные и резистивные параметроны . . . . .	163
7-4. Логические схемы на параметронах . . . . .	166
<b>Глава восьмая. Видеоимпульсные запоминающие устройства</b> . . . . .	168
8-1. Интегральные устройства памяти на транзисторах и туннельных диодах . . . . .	—
8-2. Запоминающие устройства с ячейками на одном туннельном диоде . . . . .	174
8-3. Однодиодные запоминающие ячейки с нелинейными элементами развязки . . . . .	184
8-4. Запоминающие устройства с ячейками на двух туннельных диодах . . . . .	194
8-5. Основы расчета устройств памяти на туннельных диодах . . . . .	202
<b>Глава девятая. Радиоимпульсные ячейки памяти</b> . . . . .	209
9-1. Основные типы радиоимпульсных ячеек . . . . .	—
9-2. Разновидности ячеек памяти с амплитудным радиочастотным представлением информации . . . . .	212
9-3. Расчет параметров некоторых типов ячеек с амплитудным радиочастотным представлением информации . . . . .	222
9-4. Основные типы схем и особенности ячеек памяти с частотным и фазовым представлением информации . . . . .	241
9-5. Принципиальные схемы ячеек памяти с радиочастотным считыванием . . . . .	245
9-6. Расчет памяти с радиочастотным считыванием . . . . .	254
<b>Глава десятая. Схемы управления быстродействующими матрицами памяти</b> . . . . .	264
10-1. Схемы управления видеоимпульсными матрицами памяти на туннельных диодах . . . . .	—

10-2. Схемы управления интегральными матрицами памяти на транзисторах . . . . .	268
10-3. Усилители и формирователи СВЧ-радиоимпульсов . . . . .	271
10-4. Радиоимпульсные регистры и дешифраторы . . . . .	276

*Глава одиннадцатая. Наносекундные запоминающие устройства с линиями задержки . . . . . 280*

11-1. Динамические запоминающие устройства с использованием видеоимпульсов . . . . .	—
11-2. Радиоимпульсная память с линиями задержки . . . . .	286

Литература . . . . .	293
----------------------	-----

